[디지털 시스템 설계 및 실험] 4bit ripple counter
페이지 정보
작성일 23-01-25 21:56
본문
Download : [디지털 시스템 설계 및 실험] 4b.hwp
and(K1,NK,Q);
and (J1,J,Q_);
1. JK 플립플롭 제작
코딩
output Q,Q_;
dppr dppr0(D,NC,Q,Q_);
wire [3:0]Q;
seven segment
or (D,J1,K1);
input C,reset,NJ;
jk jk3(J,J,Q[2],Q[3],,reset);
output [7:0]oS_COM, oS_ENS;
not (NC,C);
순서
1. JK 플립플롭 제작 2. 4bit Ripple Counter 제작 1. JK 플립플롭 제작 코딩module jk(J,K,C,Q,Q_); input J,K,C; output Q,Q_; wire J1,NK,K1,D; wire NC; not (NC,C); dppr dppr0(D,NC,Q,Q_); and (J1,J,Q_); not (NK,K); and(K1,NK,Q); or (D,J1,K1);
jk jk2(J,J,Q[1],Q[2],,reset);
![[디지털 시스템 설계 및 실험] 4b-4184_01.jpg](https://sales.happyreport.co.kr/prev/201307/%5B%EB%94%94%EC%A7%80%ED%84%B8%20%EC%8B%9C%EC%8A%A4%ED%85%9C%20%EC%84%A4%EA%B3%84%20%EB%B0%8F%20%EC%8B%A4%ED%97%98%5D%204b-4184_01.jpg)
![[디지털 시스템 설계 및 실험] 4b-4184_02_.jpg](https://sales.happyreport.co.kr/prev/201307/%5B%EB%94%94%EC%A7%80%ED%84%B8%20%EC%8B%9C%EC%8A%A4%ED%85%9C%20%EC%84%A4%EA%B3%84%20%EB%B0%8F%20%EC%8B%A4%ED%97%98%5D%204b-4184_02_.jpg)
![[디지털 시스템 설계 및 실험] 4b-4184_03_.jpg](https://sales.happyreport.co.kr/prev/201307/%5B%EB%94%94%EC%A7%80%ED%84%B8%20%EC%8B%9C%EC%8A%A4%ED%85%9C%20%EC%84%A4%EA%B3%84%20%EB%B0%8F%20%EC%8B%A4%ED%97%98%5D%204b-4184_03_.jpg)
wire J1,NK,K1,D;
[디지털 시스템 설계 및 실험] 4bit ripple counter
1. JK 플립플롭 제작
not (nRST,RST);
input J,K,C;
설명
2. 4bit Ripple Counter 제작
not (NK,K);
코딩module jk(J,K,C,Q,Q_);
jk jk0(J,J,C,Q[0],,reset);
wire nRST;
jk jk1(J,J,Q[0],Q[1],,reset);
input iCLK,RST;
wire NC;
Download : [디지털 시스템 설계 및 실험] 4b.hwp( 31 )
not (J,NJ);
디지털 시스템 설계,4bit ripple counter
wire J;
module toseg(C,NJ,reset,iCLK,RST,oS_COM, oS_ENS);
레포트 > 공학,기술계열
all all1(iCLK,nRST,Q,oS_COM,oS_ENS);
다.
